<div dir="ltr"><br><div class="gmail_extra"><br><div class="gmail_quote">On Fri, May 29, 2015 at 3:56 PM, Jed Brown <span dir="ltr"><<a href="mailto:jed@jedbrown.org" target="_blank">jed@jedbrown.org</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><span class="">Mark Adams <<a href="mailto:mfadams@lbl.gov">mfadams@lbl.gov</a>> writes:<br>
> Yea, I realized that VecAssembly should see this load imbalance unless it<br>
> had a barrier before its timer.  So I'm not sure what is going on.<br>
<br>
</span>Since you don't have any outgoing entries, I think the huge<br>
MPI_Allreduce is expensive.  No surprise.<br></blockquote><div><br></div><div>This is on Edison and this was not a problem a few months ago.  Edison could have changed however.</div><div> </div></div><br></div></div>